Intel to firma borykająca się z trudnościami: TSMC, Apple i inni rywale wyprzedzają jej technologię chipów, a prawo Moore'a, dosłownie stworzone przez założyciela Intela, zaczyna przyprawiać producenta chipów o ból głowy.
Jednak patent odkryty przez użytkownika Twittera @Underfox3 ujawnił, że firma mogłaby opracować plan: układać tranzystory jeden na drugim, aby uzyskać lepszą wydajność na mniejszej przestrzeni. To oczywiście tylko patent: firmy cały czas patentują dziwne i głupie rzeczy z różnych powodów, najprawdopodobniej po to, by uniemożliwić konkurentom zdobycie przewagi.
Jest jednak coś interesującego w tym, że Intel myśli o problemie wciśnięcia większej mocy w coraz mniejsze przestrzenie, a mianowicie, że jeśli ten projekt dojdzie do skutku, Intel będzie mógł rozważyć procesy poniżej 2 nanometrów (nm).
Patent: Stacked Fork Sheet Tranzystory — Intel „Połączenie ułożonych w stos tranzystorów nanopaskowych z dzieloną bramką z samonastawną ścianą dielektryczną może ostatecznie doprowadzić do ostatecznie skalowanej architektury CMOS z ułożonymi w stos widełkami 3D. (...)” Więcej szczegółów: https:// t.co/bJjuD7rlRH pic.twitter.com/ZZvYLNAedW13 stycznia 2022 r.
Zobacz więcej
Intel nazywa ten projekt „ułożonymi w stos tranzystorami foliowymi typu spinka do włosów” i widać dlaczego: przejścia byłyby ułożone jedno na drugim.
Jak wyjaśnia Intel: „Pierwsze urządzenie tranzystorowe zawiera pierwszy pionowy stos kanałów półprzewodnikowych przylegających do krawędzi szkieletu. Drugie urządzenie tranzystorowe zawiera drugi pionowy stos kanałów półprzewodnikowych przylegających do krawędzi szkieletu. Drugie urządzenie tranzystorowe to ułożone na górze pierwszego urządzenia tranzystorowego.
Końcowym rezultatem tego niezwykle tandetnego zgłoszenia patentowego jest to, że Intel mógłby stworzyć pionowo ułożoną architekturę 3D CMOS, pozwalającą na większą liczbę tranzystorów w porównaniu z obecnymi architekturami, co stanowi duży impuls dla firmy. Firma zauważa jednak, że w obecnej sytuacji ograniczenia są „przytłaczające”.
Nie da się dokładnie określić, jaki wzrost wydajności mógłby osiągnąć projekt Intela, a firma oczywiście nie spekuluje, ale przejście TSMC z procesu 5 nm na proces 3 nm zaowocowało 10-krotnym wzrostem wydajności.% do 15% przy zużyciu do 30% XNUMX% mniej energii.
Niezależnie od tego, czy patent ten wejdzie do produkcji, czy nie, ciekawie jest zobaczyć, jak Intel rozwiązuje problem wydobycia większej mocy przy mniejszych nakładach, zwłaszcza gdy firma rozpoczyna okres przejściowy pod przewodnictwem nowego dyrektora generalnego Pata Gelsingera. Proces poniżej 2 nm zmieniłby zasady gry, dopasowując firmę Intel do niesamowicie imponujących procesorów Apple z serii M1.
Poprzez Tom's Hardware